| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
SPC574K72E5 bảng dữ liệu(PDF) 46 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
SPC574K72E5 bảng dữ liệu(HTML) 46 Page - STMicroelectronics |
|
46 / 127 page ![]() Electrical characteristics SPC574Kxx 46/127 DocID023601 Rev 5 3.10 Oscillator and FMPLL 3.10.1 FMPLL Two frequency-modulated phase-locked loop (FMPLL) modules, the Reference PLL (PLL0) and the System PLL (PLL1) generate the system and auxiliary clocks from the main oscillator driver. Figure 10. PLL integration PLL0 PLL1 IRCOSC XOSC PLL1_PHI PLL0_PHI1 PLL0_PHI Table 22. PLL0 electrical characteristics Symbol C Parameter Conditions Value Unit Min Typ Max fPLL0IN SR — PLL0 input clock(1),(2) —8 — 44 MHz PLL0IN SR — PLL0 input clock duty cycle(1) —40 — 60 % fPLL0VCO CC P PLL0 VCO frequency — 600 — 1250 MHz fPLL0PHI CC D PLL0 clock output frequency on PHI — — — 400 MHz fPLL0PHI1 CC D PLL0 clock output frequency on PHI1 —— — 78 MHz tPLL0LOCK CC P PLL0 lock time — — — 110 µs PLL0PHI0SPJIT CC T PLL0_PHI0 single period jitter fPLL0IN = 20 MHz (resonator) fPLL0PHI0 = 400 MHz, 6- sigma pk-pk — — 200 ps PLL0PHI1SPJIT CC T PLL0_PHI1 single period jitter fPLL0IN = 20 MHz (resonator) fPLL0PHI1 = 40MHz, 6- sigma pk-pk — — 300(3) ps |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |