| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
SPC574K72E5 bảng dữ liệu(PDF) 86 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
SPC574K72E5 bảng dữ liệu(HTML) 86 Page - STMicroelectronics |
|
86 / 127 page ![]() Electrical characteristics SPC574Kxx 86/127 DocID023601 Rev 5 3.17.1.4 Aurora debug port timing 3. Startup time is defined as the time taken by LVDS receiver for settling after its pwr_down (power down) has been deasserted. Here it is assumed that current reference is already stable (see Bias start-up time). LVDS functionality is guaranteed only after the startup time. Table 46. Aurora debug port timing # Symbol C Characteristic Value Unit Min Max 1tREFCLK CC T Reference clock frequency 625 1250 MHz 1a tMCYC CC T Reference clock rise/fall time — 400 ps 2tRCDC CC D Reference clock duty cycle 45 55 % 3JRC CC D Reference clock jitter — 40 ps 4tSTABILITY CC D Reference clock stability 50 — PPM 5 BER CC D Bit error rate — 10–12 — 6JD SR D Transmit lane deterministic jitter — 0.17 OUI 7JT SR D Transmit lane total jitter — 0.35 OUI 8SO CC T Differential output skew — 20 ps 9SMO CC T Lane to lane output skew — 1000 ps 10 OUI CC D Aurora lane unit interval(1) 625 Mbps 1600 1600 ps D 1.25 Gbps 800 800 1. ± 100 PPM |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |