| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
845GL bảng dữ liệu(PDF) 91 Page - Intel Corporation |
|
|
|||||||||||||||||||||||||||||
845GL bảng dữ liệu(HTML) 91 Page - Intel Corporation |
|
91 / 193 page ![]() Intel® 82845G/82845GL/82845GV GMCH Datasheet 91 Register Description The bit field definitions for VGAEN and MDAP are detailed in Table 3-4. 3.5.2.22 ERRCMD1—Error Command Register (Device 1) Address Offset: 40h Default Value: 00h Access: R/W Size: 8 bits Table 3-4. VGAEN and MDAP Bit Definitions VGAEN MDAP Description 0 0 All References to MDA and VGA space are routed to hub interface. 0 1 Illegal combination 10 All VGA references are routed to this bus. MDA references are routed to the hub interface. 1 1 All VGA references are routed to this bus. MDA references are routed to hub interface. Bit Description 7:1 Reserved. 0 SERR on Receiving Target Abort (SERTA). SERR messaging for Device 1 is globally enabled in the PCICMD1 register. 0 = Disable. The GMCH does not assert an SERR message upon receipt of a target abort on PCI_B. 1 = Enable. The GMCH generates an SERR message over the hub interface upon receiving a target abort on PCI_B. |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |