| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STR720RBQ6 bảng dữ liệu(PDF) 132 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
STR720RBQ6 bảng dữ liệu(HTML) 132 Page - STMicroelectronics |
|
132 / 401 page ![]() STR720 - ATAPI-IDE INTERFACE 132/401 Status (XSTS) Address Offset: 106h Reset value: Bits 8:0 = Reserved. Must be kept at reset value. Bits 10:9 = DEVTS: Devsel Timing Status. 01 indicates medium speed timing. Bit 11 = STAS: Signaled Target Abort Status. Set when the ATAPI-IDE interface signals a transaction abort (ABORT signal) Bit 12 = RTA: Receive Target Abort. Set when the ATAPI-IDE interface receives a target abort (MTABORT signal). Bit 13 = MTAS: Master Abort Status. Set when the ATAPI-IDE interface generates a master abort. Bits 15:14 = Reserved. Must be kept at reset value. Note Bits 13, 12 and 11 are Read and Clear (rc). The bit may be read, the read having no effect on the register value. Writing “0” to the bit has no effect; writing “1” will clear the bit. Revision ID (REVID) Address Offset: 108h Reset value: 01h Bits 7:0 = Revision Identification Number 15 14 13 12 11 10 9 8 7 6543210 Reserved MAS RTA STAS Devsel Timing Status Reserved -rc rc rc r - 7 6 54 32 1 0 Revision Identification Number r 1 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |