| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STR720RBQ6 bảng dữ liệu(PDF) 83 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
STR720RBQ6 bảng dữ liệu(HTML) 83 Page - STMicroelectronics |
|
83 / 401 page ![]() STR720 - DMA CONTROLLER (DMAC) 83/401 The DMA FIFO block consists of a 16 32-bit words deep FIFO plus Data Pack and Data Unpack units. The purpose of the FIFO block is to accommodate bus latency and burst length, and to perform any packing or unpacking operations on the data that may be necessary to accommodate different data-out/data-in width ratios. DMA Request 3 is multiplexed with 2 internal request signals which can be used for a memory to memory data transfer. To allow their use, the ‘Mem2Mem’ bit in the control register must be Figure 10. DMA Controller block diagram Interrupt Logic AHB bus FIFO APB Slave Interface Control Logic AHB Master Interface DMA Requests 2 3 Interrupt Request to EIC Data Stream 2 Registers Data Stream 3 Registers APB bus 1 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |