| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
DSP56857 bảng dữ liệu(PDF) 361 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
DSP56857 bảng dữ liệu(HTML) 361 Page - Freescale Semiconductor, Inc |
|
361 / 662 page ![]() Clock Operation Description Enhanced Synchronous Serial Interface (ESSI), Rev. 4 Freescale Semiconductor 12-61 Figure 12-35. ESSI Transmit Clock Generator Block Diagram Figure 12-36 demonstrates the frame sync generator block for the transmit section. When internally generated, both receive and transmit frame sync are generated from the word clock and are defined by the frame rate Divider (DC) field bits and the Word Length (WL) field bits of the ESSI Transmit Data Control Register (STXCR). The receive section contains an equivalent circuit for its frame sync generator. Figure 12-36. ESSI Transmit Frame Sync Generator Block Diagram /2 IP_CLK Prescaler (/1 or /8) Divider (/1 to /256) /2 SCKD (1=output) SCKD (0=input) Serial Bit Clock SCKD (1=output) Word Length Divider Word Clock WL[1:0] PSR PM[7:0] /4 DIV4DIS FIX_CLK SCK Frame Rate DC[4:0] Frame Sync TFSL Tx Control TFSI TFSI Tx Frame Sync Out Tx Frame Sync In Word Clock SC2 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |