| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
MSC8122VT8000 bảng dữ liệu(PDF) 37 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MSC8122VT8000 bảng dữ liệu(HTML) 37 Page - Freescale Semiconductor, Inc |
|
37 / 48 page ![]() MSC8122 Quad Digital Signal Processor Data Sheet, Rev. 15 Freescale Semiconductor 37 2.5.12 EE Signals Figure 28 shows the signal behavior of the EE pins. 2.5.13 JTAG Signals Figure 27. GPIO Timing Table 29. EE Pin Timing Number Characteristics Type Min 65 EE0 (input) Asynchronous 4 core clock periods 66 EE1 (output) Synchronous to Core clock 1 core clock period Notes: 1. The core clock is the SC140 core clock. The ratio between the core clock and CLKOUT is configured during power-on-reset. 2. Refer to Table 1-4 on page 1-6 for details on EE pin functionality. Figure 28. EE Pin Timing Table 30. JTAG Timing No. Characteristics All frequencies Unit Min Max 700 TCK frequency of operation (1/(T C × 4); maximum 25 MHz) 0.0 25 MHz 701 TCK cycle time 40.0 — ns 702 TCK clock pulse width measured at VM = 1.6 V •High •Low 20.0 16.0 — — ns ns 703 TCK rise and fall times 0.0 3.0 ns REFCLK GPIO (Output) GPIO (Input) Valid 603 High Impedance 604 605 602 601 EE1 out EE0 in 65 66 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |