| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
TMPR4925 bảng dữ liệu(PDF) 333 Page - Toshiba Semiconductor |
|
|
|||||||||||||||||||||||||||||
TMPR4925 bảng dữ liệu(HTML) 333 Page - Toshiba Semiconductor |
|
333 / 590 page ![]() Chapter 10 PCI Controller 10-71 10.4.43 PCI Controller Status Register (PCICSTATUS) 0xD174 31 16 Reserved : Type : Initial value 15 10 Reserved SERR R/W1C : Type 0 : Initial value Bits Mnemonic Field Name Description 31:1 Reserved 0 SERR SERR* Detected SERR* Occurred (Initial value: 0, R/W1C) Indicates that the System Error signal (SERR*) was asserted. This bit is a monitor status bit that records assertion of the SERR* signal even if the TX4925 is not accessing PCI. 1: Indicates that the SERR* signal was asserted. 0: Indicates that the SERR* signal was not asserted. Figure 10.4.43 PCI Controller Status Register |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |