| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
IMX7SCEC bảng dữ liệu(PDF) 63 Page - NXP Semiconductors |
|
|
|||||||||||||||||||||||||||||
IMX7SCEC bảng dữ liệu(HTML) 63 Page - NXP Semiconductors |
|
63 / 152 page ![]() Electrical characteristics i.MX 7Solo Family of Applications Processors Datasheet, Rev. 5, 07/2017 NXP Semiconductors 63 Figure 28 shows the LPDDR3 write timing diagram. The timing parameters for this diagram appear in Table 44. Figure 28. LPDDR3 write cycle Table 43. LPDDR3 timing parameters1,2 1 All measurements are in reference to V ref level. 2 Measurements were done using balanced load and 25 Ω resistor from outputs to DDR_VREF. ID Parameter Symbol CK = 533 MHz Unit Min Max LP1 SDRAM clock high-level width tCH 0.45 0.55 tCK LP2 SDRAM clock low-level width tCL 0.45 0.55 tCK LP3 DRAM_CSx_B tIS 390 — ps LP4 DRAM_CSx_E tIH 390 — ps LP3 DRAM_CAS_B setup time tIS 275 — ps LP4 DRAM_CAS_B hold time tIH 275 — ps |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |