| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
MSP432P411VIPZ bảng dữ liệu(PDF) 167 Page - Texas Instruments |
|
|
|||||||||||||||||||||||||||||
MSP432P411VIPZ bảng dữ liệu(HTML) 167 Page - Texas Instruments |
|
167 / 212 page ![]() PySEL1.x PyDIR.x PyIN.x EN To module From module † PyOUT.x 1 0 DVSS DVCC 1 D Pad Logic To ADC From ADC Bus Keeper Direction 0: Input 1: Output PyREN.x 0 1 0 0 1 0 1 1 PySEL0.x 0 1 0 0 1 0 1 1 DVSS Py.x/Mod/Az/Lz DVSS † Output is DVSS if module function is not available. See the pin function tables. Lz LCDSz 167 MSP432P4111, MSP432P4011, MSP432P411Y MSP432P401Y, MSP432P411V, MSP432P401V www.ti.com SLASEA0A – DECEMBER 2017 – REVISED FEBRUARY 2018 Submit Documentation Feedback Product Folder Links: MSP432P4111 MSP432P4011 MSP432P411Y MSP432P401Y MSP432P411V MSP432P401V Detailed Description Copyright © 2017–2018, Texas Instruments Incorporated 6.12.12 Port P4 (P4.0 and P4.1) Input/Output With Schmitt Trigger Figure 6-13 shows the port schematic. Table 6-74 lists the settings to select the port functions. A. Functional representation only. Figure 6-13. Py.x/Mod/Az/Lz Port Schematic |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |