TNETV2501INPGF datasheet(8/197 Pages) TI1

8 / 197 page

Figures

December 2002 − Revised November 2008

SPRS206K

List of Figures

Figure

Page

2−1

201-Terminal GZZ and ZZZ Ball Grid Array (Bottom View)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2−2

176-Pin PGF Low-Profile Quad Flatpack (Top View)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−1

TMS320VC5501 Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−2

TMS320VC5501 Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−3

External Bus Selection Register Layout (0x6C00)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−4

Configuration Example A (GPIO6 = 1 at Reset)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−5

Configuration Example B (GPIO6 = 0 at Reset)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−6

Timer Interrupts

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−7

Timer Pins

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−8

Timer Signal Selection Register Layout (0x8000)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−9

UART Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−10

I2C Module Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−11

DMA Channel 0 Control Register Layout (0x0C01)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−12

System Clock Generator

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−13

Internal System Oscillator With External Crystal

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−14

Clock Generator Registers

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−15

PLL Control/Status Register Layout (0x1C80)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−16

PLL Multiplier Control Register Layout (0x1C88)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−17

PLL Divider 0 Register Layout (0x1C8A)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−18

PLL Divider 1 Register Layout (0x1C8C)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−19

PLL Divider 2 Register Layout (0x1C8E)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−20

PLL Divider 3 Register Layout (0x1C90)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−21

Oscillator Divider1 Register Layout (0x1C92)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−22

Oscillator Wakeup Control Register Layout (0x1C98)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−23

CLKOUT3 Select Register Layout (0x1C82)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−24

CLKOUT Selection Register Layout (0x8400)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−25

Clock Mode Control Register Layout (0x8C00)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−26

IDLE Configuration Register Layout (0x0001)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−27

IDLE Status Register Layout (0x0002)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−28

Peripheral IDLE Control Register Layout (0x9400)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−29

Peripheral IDLE Status Register Layout (0x9401)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−30

Master IDLE Control Register Layout (0x9402)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−31

Master IDLE Status Register Layout (0x9403)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−32

GPIO Direction Register Layout (0x3400)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−33

GPIO Data Register Layout (0x3401)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−34

Parallel GPIO Enable Register 0 Layout (0x4400)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−35

Parallel GPIO Direction Register 0 Layout (0x4401)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3−36

Parallel GPIO Data Register 0 Layout (0x4402)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TNETV2501INPGF bảng dữ liệu(PDF) 8 Page - Texas Instruments

TNETV2501INPGF bảng dữ liệu(HTML) 8 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

bảng dữ liệu tải về

Link URL