| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
MPC8569E bảng dữ liệu(PDF) 50 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MPC8569E bảng dữ liệu(HTML) 50 Page - Freescale Semiconductor, Inc |
|
50 / 127 page ![]() MPC8569E PowerQUICC III Integrated Processor Hardware Specifications, Rev. 1 DDR2 and DDR3 SDRAM Controller Freescale Semiconductor 50 2.4.2.2 DDR2 and DDR3 SDRAM Interface Output AC Timing Specifications The following table contains the output AC timing targets for the DDR2 and DDR3 SDRAM interface. Table 20. DDR2 and DDR3 SDRAM Interface Output AC Timing Specifications6 At recommended operating conditions with GVDD of 1.8 V ± 5% for DDR2 or 1.5 V ± 5% for DDR3. Parameter Symbol1 Min Max Unit Notes MCK[n] cycle time tMCK 2.5 5 ns 2 ADDR/CMD output setup with respect to MCK tDDKHAS ns 3 800 MHz 667 MHz 533 MHz 400 MHz 0.9177 0.888 1.10 1.48 1.95 — — — — ADDR/CMD output hold with respect to MCK tDDKHAX ns 3 800 MHz 667 MHz 533 MHz 400 MHz 0.9177 0.888 1.10 1.48 1.95 — — — — MCS[n] output setup with respect to MCK tDDKHCS ns 3 800 MHz 667 MHz 533 MHz 400 MHz 0.917 1.10 1.48 1.95 — — — — MCS[n] output hold with respect to MCK tDDKHCX ns 3 800 MHz 667 MHz 533 MHz 400 MHz 0.917 1.10 1.48 1.95 — — — — MCK to MDQS skew tDDKHMH ns 4 800 MHz ≤ 667 MHz –0.375 –0.6 0.375 0.6 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |