| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
PRT2011CVL5A bảng dữ liệu(PDF) 59 Page - NXP Semiconductors |
|
|
|||||||||||||||||||||||||||||
PRT2011CVL5A bảng dữ liệu(HTML) 59 Page - NXP Semiconductors |
|
59 / 112 page ![]() Electrical Characteristics i.MX RT1064 Crossover Processors Data Sheet for Consumer Products, Rev. 2, 08/2020 NXP Semiconductors 59 Figure 33. SPDIF_SR_CLK timing diagram Figure 34. SPDIF_ST_CLK timing diagram 4.8 Analog The following sections provide information about analog interfaces. 4.8.1 DCDC Table 53 introduces the DCDC electrical specifications. SPDIF_SR_CLK high period srckph 16.0 — ns SPDIF_SR_CLK low period srckpl 16.0 — ns Modulating Tx clock (SPDIF_ST_CLK) period stclkp 40.0 — ns SPDIF_ST_CLK high period stclkph 16.0 — ns SPDIF_ST_CLK low period stclkpl 16.0 — ns Table 53. DCDC electrical specifications Mode Buck mode, one output Notes Input voltage 3.3 V Min = 2.8 V, Max = 3.6 V Output voltage 1.1 V Configurable 0.8 - 1.575 with 25 mV one step in Run mode Max loading 500 mA — Loading in low power modes 200 A ~ 30 mA — Table 52. SPDIF timing parameters (continued) Characteristics Symbol Timing Parameter Range Unit Min Max SPDIF_SR_CLK (Output) VM VM srckp srckph srckpl SPDIF_ST_CLK (Input) VM VM stclkp stclkph stclkpl |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |