| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
TMS470MF06607 bảng dữ liệu(PDF) 45 Page - Texas Instruments |
|
|
|
|||||||||||||||||||||||||||||
TMS470MF06607 bảng dữ liệu(HTML) 45 Page - Texas Instruments |
|
45 / 65 page ![]() t r t f V CCIO 0 80% 20% 20% 80% Output t pw V CC 0 80% 20% 20% 80% Input TMS470MF06607 www.ti.com SPNS157C – JANUARY 2012 5.2.6 Output Timings Table 5-13. Switching Characteristics for Output Timings Versus Load Capacitance (CL) (1) (see Figure 5-11) PARAMETER MAX UNIT CL = 15 pF 4 CL = 50 pF 8 tr Adaptive impedance 4 mA pins ns CL = 100 pF 15 CL = 150 pF 21 CL = 15 pF 5 CL = 50 pF 8 tf Adaptive impedance 4 mA pins ns CL = 100 pF 12 CL = 150 pF 17 (1) Peripheral output timings given within this document are measured in either standard buffer or impedance control mode. Figure 5-11. CMOS-Level Outputs 5.2.7 Input Timings Table 5-14. Timing Requirements for Input Timings(1) (see Figure 5-12) MIN MAX UNIT tpw Input minimum pulse width tc(VCLK) + 10 ns (1) tc(VCLK) = peripheral VBUS clock cycle time = 1 / f(VCLK). Figure 5-12. CMOS-Level Inputs Copyright © 2012, Texas Instruments Incorporated Peripheral Information and Electrical Specifications 45 Submit Documentation Feedback Product Folder Link(s): TMS470MF06607 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |