| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
TMPR4937 bảng dữ liệu(PDF) 192 Page - Toshiba Semiconductor |
|
|
|||||||||||||||||||||||||||||
TMPR4937 bảng dữ liệu(HTML) 192 Page - Toshiba Semiconductor |
|
192 / 552 page ![]() Chapter 8 DMA Controller 8-36 8.4.7 DMA Source Address Increment Register (DM0SAIRn, DM1SAIRn) Offset Address: DMAC0 0xB020 (ch. 0) / 0xB060 (ch. 1) / 0xB0A0 (ch. 2) / 0xB0E0 (ch. 3) DMAC1 0xB820 (ch. 0) / 0xB860 (ch. 1) / 0xB8A0 (ch. 2) / 0xB8E0 (ch. 3) 63 48 Reserved : Type : Initial value 47 32 Reserved : Type : Initial value 31 24 23 16 Reserved SADINC[23:16] R/W : Type ⎯ : Initial value 15 0 SADINC[15:0] R/W : Type ⎯ : Initial value Bit Mnemonic Field Name Description Read/Write 63:24 Reserved ⎯ 23:0 SADINC Source Address Increment Source Address Increment (Default: undefined) This field sets the increase/decrease value of the DMA Source Address Register (DMSARn). This value is a 24-bit two’s complement and indicates a byte count. Refer to “8.3.7.1 Channel Register Settings During Single Address Transfer” and “8.3.8.1 Channel Register Settings During Dual Address Transfer” for more information. R/W Figure 8.4.7 DMA Source Address Increment Register |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |