| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
DSP56600FM/AD bảng dữ liệu(PDF) 60 Page - NXP Semiconductors |
|
|
|||||||||||||||||||||||||||||
DSP56600FM/AD bảng dữ liệu(HTML) 60 Page - NXP Semiconductors |
|
60 / 76 page ![]() Preliminary 2-18 DSP56652 Technical Data Sheet MOTOROLA Specifications JTAG Port Timing JTAG PORT TIMING Table 2-14 JTAG Timing Num Characteristics Expression DSP_CLK @ 58.8 MHz Unit Min Max 500 TCK frequency of operation 1/(3 ´ TDC) 0.0 19.6 MHz 501 TCK cycle time in crystal mode Ñ 45.0 Ñ ns 502 TCK clock pulse width measured at 1.5 V Ñ 20.0 Ñ ns 503 TCK rise and fall times Ñ 0.0 3.0 ns 504 Boundary scan input data setup time Ñ 5.0 Ñ ns 505 Boundary scan input data hold time Ñ 24.0 Ñ ns 506 TCK low to output data valid Ñ 0.0 40.0 ns 507 TCK low to output high impedance Ñ 0.0 40.0 ns 508 TMS, TDI data setup time Ñ 5.0 Ñ ns 509 TMS, TDI data hold time Ñ 25.0 Ñ ns 510 TCK low to TDO data valid Ñ 0.0 44.0 ns 511 TCK low to TDO high impedance Ñ 0.0 44.0 ns 512 TRST assert time Ñ 100.0 Ñ ns 513 TRST setup time to TCK low Ñ 40.0 Ñ ns Figure 2-11 Test Clock Input Timing Diagram TCK (Input) VM VM VIH VIL 501 502 502 503 503 AA0496 Freescale Semiconductor, Inc. For More Information On This Product, Go to: www.freescale.com |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |