công cụ tìm kiếm bảng dữ liệu linh kiện điện tử
  Vietnamese  ▼
ALLDATASHEET.VN

X  

Preview PDF HTML

PSD813F2 bảng dữ liệu(PDF) 80 Page - STMicroelectronics

tên linh kiện PSD813F2
Giải thích chi tiết về linh kiện  Configurable Memory System on a Chip for 8-Bit Microcontrollers
PDF  110 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
nhà sản xuất  STMICROELECTRONICS [STMicroelectronics]
Trang chủ  http://www.st.com
Logo STMICROELECTRONICS - STMicroelectronics

PSD813F2 bảng dữ liệu(HTML) 80 Page - STMicroelectronics

Back Button PSD813F2 Datasheet HTML 76Page - STMicroelectronics PSD813F2 Datasheet HTML 77Page - STMicroelectronics PSD813F2 Datasheet HTML 78Page - STMicroelectronics PSD813F2 Datasheet HTML 79Page - STMicroelectronics PSD813F2 Datasheet HTML 80Page - STMicroelectronics PSD813F2 Datasheet HTML 81Page - STMicroelectronics PSD813F2 Datasheet HTML 82Page - STMicroelectronics PSD813F2 Datasheet HTML 83Page - STMicroelectronics PSD813F2 Datasheet HTML 84Page - STMicroelectronics Next Button
Zoom Inzoom in Zoom Outzoom out
 80 / 110 page
background image
PSD835G2
PSD8XX Family
79
PSD835G2 AC/DC Parameters – GPLD Timing Parameters
(5 V ± 10% Versions)
-70
-90
PT
TURBO
Slew
Symbol
Parameter
Conditions
Min
Max
Min
Max
Aloc
OFF
Rate
Unit
Maximum Frequency
External Feedback
1/(tSA+t COA)
38.4
26.32
MHz
Maximum Frequency
fMAXA
Internal Feedback
1/(tSA+t COA–10)
62.5
35.71
MHz
(fCNTA)
Maximum Frequency
Pipelined Data
1/(tCH A+t CLA)
47.6
37.03
MHz
tSA
Input Setup Time
6
8
Add 2 Add 12
ns
tHA
Input Hold Time
7
12
ns
tCHA
Clock Input High Time
9
12
Add 12
ns
tCLA
Clock Input Low Time
12
15
Add 12
ns
tCOA
Clock to Output Delay
21
30
Add 12 Sub 2
ns
tARDA
GPLD Array Delay
Any Micro
⇔Cell
11
16
Add 2
ns
tMINA
Minimum Clock Period
1/ fCNTA
16
28
ns
GPLD Micro
⇔Cell Asynchronous Clock Mode Timing (5 V ± 10% Versions)
-70
-90
PT
TURBO
Symbol
Parameter
Conditions
Min
Max
Min
Max
Aloc
OFF
Unit
tIS
Input Setup Time
(Note 1)
0
0
ns
tIH
Input Hold Time
(Note 1)
15
20
Add 12
ns
tINH
NIB Input High Time
(Note 1)
9
12
ns
tINL
NIB Input Low Time
(Note 1)
9
12
ns
tINO
NIB Input to Combinatorial Delay
(Note 1)
34
46
Add 2 Add 12
ns
Input Micro
⇔Cell Timing (5 V ± 10% Versions)
NOTE: 1. Inputs from Port A, B, and C relative to register/latch clock from the PLD. ALE latch timings refer to tAVLX and tLXAX.



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100  ...More


bảng dữ liệu tải về

Go To PDF Page


Link URL



Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không?  [ DONATE ] 

Alldatasheet là   |   Quảng cáo   |   Liên lạc với chúng tôi   |   Chính sách bảo mật   |   Liên kết đến bảng dữ liệu    |   Trao đổi link   |   Tìm kiếm theo nhà sản xuất
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com