| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ADAU1977WBCPZ-R7 bảng dữ liệu(PDF) 43 Page - Analog Devices |
|
|
|||||||||||||||||||||||||||||
ADAU1977WBCPZ-R7 bảng dữ liệu(HTML) 43 Page - Analog Devices |
|
43 / 68 page ![]() Data Sheet ADAU1977 Rev. C | Page 43 of 68 SERIAL PORT CONTROL REGISTER2 Address: 0x06, Reset: 0x00, Name: SAI_CTRL1 Table 32. Bit Descriptions for SAI_CTRL1 Bits Bit Name Settings Description Reset Access 7 SDATA_SEL SDATAOUTx Pin Selection in TDM4 or Greater Modes. 0x0 RW 0 SDATAOUT1 used for output 1 SDATAOUT2 used for output [6:5] SLOT_WIDTH Number of BCLKs per Slot in TDM Mode. 0x0 RW 00 32 BCLKs per TDM slot 01 24 BCLKs per TDM slot 10 16 BCLKs per TDM slot 11 Reserved 4 DATA_WIDTH Output Data Bit Width. 0x0 RW 0 24-bit data 1 16-bit data 3 LR_MODE Sets LRCLK Mode. 0x0 RW 0 50% duty cycle clock 1 Pulse—LRCLK is a single BCLK cycle wide pulse 2 SAI_MSB Sets Data to be Input/Output either MSB or LSB First. 0x0 RW 0 MSB first data 1 LSB first data 1 BCLKRATE Sets the Number of Bit Clock Cycles per Data Channel Generated When in Master Mode. 0x0 RW 0 32 BCLKs/channel 1 16 BCLKs/channel 0 SAI_MS Sets the Serial Port into Master or Slave Mode. 0x0 RW 0 LRCLK/BCLK Slave 1 LRCLK/BCLK Master |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |