| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
WM9705SEFT/V bảng dữ liệu(PDF) 14 Page - Wolfson Microelectronics plc |
|
|
|||||||||||||||||||||||||||||
WM9705SEFT/V bảng dữ liệu(HTML) 14 Page - Wolfson Microelectronics plc |
|
14 / 55 page ![]() WM9705 Production Data w PD Rev 4.4 August 2006 14 WARM RESET SYNC BITCLK t SYNC_HIGH t SYNC2CLK Figure 6 Warm Reset Timing PARAMETER SYMBOL MIN TYP MAX UNIT SYNC active high pulse width tSYNC_HIGH 1.3 µs SYNC inactive to BITCLK startup delay tSYNC2CLK 162.4 ns CLOCK SPECIFICATIONS BITCLK SYNC t CLK_HIGH t CLK_LOW t CLK_PERIOD t SYNC_HIGH t SYNC_LOW t SYNC_PERIOD Figure 7 Clock Specifications (50pF External Load) PARAMETER SYMBOL MIN TYP MAX UNIT BITCLK frequency 12.288 MHz BITCLK period tCLK_PERIOD 81.4 ns BITCLK output jitter 750 ps BITCLK high pulse width (Note 1) tCLK_HIGH 36 40.7 45 ns BITCLK low pulse width (Note 1) tCLK_LOW 36 40.7 45 ns SYNC frequency 48.0 kHz SYNC period tSYNC_PERIOD 20.8 µs SYNC high pulse width tSYNC_HIGH 1.3 µs SYNC low pulse width tSYNC_LOW 19.5 µs Note: Worst case duty cycle restricted to 45/55. |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |