| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
VD6640 bảng dữ liệu(PDF) 15 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
VD6640 bảng dữ liệu(HTML) 15 Page - STMicroelectronics |
|
15 / 126 page ![]() DocID023597 Rev 11 15/126 VG6640, VD6640 Signal, ball assignment, pad, and wafer description 125 SCL I I2C-style clock VDIG FSYNC_IN I-PD5 Frame synchronization input (rising edge) LO VDIG FSYNC_OUT O Frame synchronization output (start of integration on rising edge) LO VDIG ECC_OUT O Flags uncorrectable (double bit) ECC occurrences LO VDIG GPIO I/O General purpose input or output / Flicker Indication LO VDIG Test interface JTAG_TMS I-PD5 Test mode (connect to GND when not in use) LO VDIG JTAG_TCK I-PD5 Test clock (connect to VDIG when not in use) LO VDIG JTAG_TDI I-PD5 Test data in (connect to GND when not in use) LO VDIG JTAG_TDO O Test data out LO VDIG Other pins NC Leave unconnected N/A 1. I = Input, O = Output, I/O = Input or output, I-PD5 -= Input with 5K pull-down, I-SCH = Input with Schmitt trigger, I-Sh-PU20 = Input Schmitt with 20k pull-up, REF = Reference, PWR = Power supply or ground 2. LO = Digital low level, HI = Digital high level, HI_Z = High impedance state Table 4. Signal description with Im2BGA 100 balls (continued) Pin name Type(1) Description Reset state(2) Reference supply |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |