 |
công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
|
công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ADV7330KST bảng dữ liệu(PDF) 9 Page - Analog Devices |
|
|
|||||||||||||||||||||||||||||
ADV7330KST bảng dữ liệu(HTML) 9 Page - Analog Devices |
|
|
9 / 76 page  REV. B ADV7330 –9– Y7–Y0 CLKIN t9 t11 t14 t13 t10 t12 Cb Y Cr YCb Y IN MASTER/SLAVE MODE IN SLAVE MODE HSYNC_I/P VSYNC_I/P BLANK_I/P CONTROL INPUTS HSYNC_O/P VSYNC_O/P BLANK_O/P CONTROL OUTPUTS Figure 6. 8-Bit SD Pixel Input Mode (Input Mode 000) Y7–Y0 CLKIN t9 t11 t14 t13 t10 t12 C7–C0 Y0 Cb0 Y1 Cr0 Y2 Cb2 Y3 Cr2 IN MASTER/SLAVE MODE IN SLAVE MODE HSYNC_I/P VSYNC_I/P BLANK_I/P CONTROL INPUTS HSYNC_O/P VSYNC_O/P BLANK_O/P CONTROL OUTPUTS Figure 7. 16-Bit SD Pixel Input Mode (Input Mode 000) HSYNC_I/P VSYNC_I/P BLANK_I/P Y7–Y0 Y0 Y1 Y2 Y3 C7–C0 Cb0 Cr0 Cr1 Cb1 B A A = 16 CLK CYCLES FOR 525p A = 12 CLK CYCLES FOR 626p A = 44 CLK CYCLES FOR 1080i @ 30Hz, 25Hz A = 70 CLK CYCLES FOR 720p AS RECOMMENDED BY STANDARD B (MIN) = 122 CLK CYCLES FOR 525p B (MIN) = 132 CLK CYCLES FOR 625p B (MIN) = 236 CLK CYCLES FOR 1080i @ 30Hz, 25Hz B (MIN) = 300 CLK CYCLES FOR 720p Figure 8. HD 4:2:2 Input Timing Diagram |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Vietnamese ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
