| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
GMS77C1001 bảng dữ liệu(PDF) 27 Page - Hynix Semiconductor |
|
|
|||||||||||||||||||||||||||||
GMS77C1001 bảng dữ liệu(HTML) 27 Page - Hynix Semiconductor |
|
27 / 44 page ![]() GMS77C1000/GMS77C1001 24 July. 2001 Ver. 1.1 Otherwise, the previous state of that pin may be read into the CPU rather than the new state. When in doubt, it is better to separate these instructions with a NOP or another instruction not accessing this I/O port. FIGURE 10-4 EQUIVALENT CIRCUIT FOR A SINGLE I/O PIN Name Address Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Power-On Reset RESET and WDT Reset TRIS N/A I/O control registers (TRISA, TRISB) 1111 1111 1111 1111 RA 05H - - - - RA3 RA2 RA1 RA0 ---- xxxx ---- uuuu RB 06H RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 xxxx xxxx uuuu uuuu TABLE 10-1 SUMMARY OF PORT REGISTERS Legend: Shaded boxes = unimplemented or unused, - = unimplemented, read as ‘0’, x = unknown, u = unchanged. Data Bus Data Bus Data Bus Data Reg. Direction Reg. Read VDD VSS FIGURE 10-5 SUCCESSIVE I/O OPERATION output RB PC RB7:RB0 Instruction This example shows a write fetched Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 PC+1 PC+2 PC+3 read RB port no operation no operation Port pin written here Port pin read here to RB followed by a read from RB. |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |