| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
AIS2120SX bảng dữ liệu(PDF) 33 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
AIS2120SX bảng dữ liệu(HTML) 33 Page - STMicroelectronics |
|
33 / 58 page ![]() DocID028312 Rev 3 33/58 AIS1120SX / AIS2120SX Power-on phase and initialization 58 3.3 Phase2 (T2): configuration Once nPOR is asserted, the device will initialize the registers to the default settings and start ASIC diagnostic procedure. If an error is detected, the corresponding error bit will be set in DEVSTAT register. This phase is characterized by (ST1:ST0 = "00"). Figure 19. Phase 2 state flow The diagnostic procedure in this stage includes cap-loss detection, charge pump check for self-test, and VREG/VCC low-voltage monitoring. Cap-loss mode is initiated after EEPROM download where the regulator is disabled 1 μs. Without a load cap the regulator voltage would fall below the UV threshold and the device latches it as cap-loss flag. Figure 20. Cap-loss detection |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |