| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
80960KA bảng dữ liệu(PDF) 19 Page - Intel Corporation |
|
|
|||||||||||||||||||||||||||||
80960KA bảng dữ liệu(HTML) 19 Page - Intel Corporation |
|
19 / 43 page ![]() 80960KA 16 2.8. AC Specifications This section describes the AC specifications for the 80960KA pins. All input and output timings are specified relative to the 1.5 V level of the rising edge of CLK2. For output timings the specifications refer to the time it takes the signal to reach 1.5 V. For input timings the specifications refer to the time at which the signal reaches (for input setup) or leaves (for hold time) the TTL levels of LOW (0.8 V) or HIGH (2.0 V). All AC testing should be done with input voltages of 0.4 V and 2.4 V, except for the clock (CLK2), which should be tested with input voltages of 0.45 V and 0.55 VCC. Figure 14. Drive Levels and Timing Relationships for 80960KA Signals A B C D A B C 1.5V 1.5V 1.5V 1.5V 0.8V T6 1.5V 1.5V T7 1.5V 1.5V VALID OUTPUT T6 T8 T8 T13 T14 1.5V 1.5V VALID OUTPUT T9 2.0V 2.0V 2.0V 2.0V 0.8V 0.8V 0.8V 0.8V EDGE CLK2 OUTPUTS: LAD 31:0 ADS W/R, DEN BE3:0 HLDA CACHE LOCK, INTA ALE DT/R INPUTS: LAD31:0 BADAC IAC/INT0, INT1 INT2/INTR, INT3 HOLD LOCK READY T9 VALID INPUT T10 T11 T12 T11 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |