| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STA333BW bảng dữ liệu(PDF) 38 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
STA333BW bảng dữ liệu(HTML) 38 Page - STMicroelectronics |
|
38 / 64 page ![]() Register description STA333BW 38/64 Figure 17. 2.1 channels (OCFG=’10’) PWM slots. 6.6.2 Invalid input detect mute enable Setting the IDE bit enables this function, which looks at the input I2S data and will automatically mute if the signals are perceived as invalid. 6.6.3 Binary output mode clock loss detection Detects loss of input MCLK in binary mode and will output 50% duty cycle. 6.6.4 LRCK double trigger protection Actively prevents double trigger of LRCLK. 6.6.5 Auto EAPD on clock loss When active, issues a power device power down signal (EAPD) on clock loss detection. OUT1A OUT1B OUT2A OUT2B OUT3A OUT3B OUT1A OUT1B OUT2A OUT2B OUT3A OUT3B Bit R/W RST Name Description 2R/W 1 IDE Setting of 1 enables the automatic invalid input detect mute Bit R/W RST Name Description 3 R/W 1 BCLE Binary output mode clock loss detection enable Bit R/W RST Name Description 4 R/W 1 LDTE LRCLK double trigger protection enable Bit R/W RST Name Description 5 R/W 0 ECLE Auto EAPD on clock loss |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |