| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
WM8581 bảng dữ liệu(PDF) 46 Page - Wolfson Microelectronics plc |
|
|
|||||||||||||||||||||||||||||
WM8581 bảng dữ liệu(HTML) 46 Page - Wolfson Microelectronics plc |
|
46 / 100 page ![]() WM8581 Production Data w PD Rev 4.0 April 2007 46 PRIMARY AUDIO INTERFACE RECEIVER (PAIF RX) The PAIF Receiver requires a left-right-clock (LRCLK) and a bit-clock (BCLK). These can be supplied externally (slave mode) or they can be generated internally by the WM8581 (master mode). The master mode LRCLK/BCLK are created by the Master Mode Clock Gen module. The control of this module is described on page 34. The clock supplied to this module is selected by the PAIFRXMS_CLKSEL register and can be MCLK, PLLACLK, or PLLBCLK. Figure 29 PAIF Receiver Clock Selection REGISTER ADDRESS BIT LABEL DEFAULT DESCRIPTION R9 7:6 PAIFRXMS_ CLKSEL 00 PAIFRX Master Mode clock source 00 = MCLK pin 01 = PLLACLK 10 = PLLBCLK 11 = MCLK pin Table 36 PAIF Receiver Master Mode Clock Control |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |