| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
TDA7803A-QLX bảng dữ liệu(PDF) 41 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
TDA7803A-QLX bảng dữ liệu(HTML) 41 Page - STMicroelectronics |
|
41 / 72 page ![]() DS12195 Rev 7 41/72 TDA7803A I2S and TDM bus interface 71 8.4 Timings requirements Figure 43. Audio interface timing TDH TDS TSKL TSKH TSKY VHI = 1.3V VLO = 0.8V GAPGPS00819 Table 12. I2S interface timing Symbol Parameter note min max unit Fsck0 SCK (bit clock) frequency - - 49.152 MHz - SCK (bit clock) frequency tolerance - 0.9Fsck0 1.1Fsck0 MHz Tsck SCK period - 20 - ns - SCK duty cycle - 40 60 % Tsckh SCK high time - 6 - ns Tsckl SCK low time - 6 - ns - SCK transition time - - 4 ns - WS (word select) frequency - - 192 kHz Twsh WS high time I2S standard 25 or 32 Tsck (duty cycle=50%) ns Twsh WS high time TDM 4- channel 1 Tsck 127 Tsck ns Twsh WS high time TDM 8 - TDM 16 (8+8) channel 1 Tsck 255 Tsck ns Tws WS setup time - 5 - ns Twh WS hold time - 6 - ns Tds SD13 SD24 (data inputs) setup time before SCK rising edge -5- ns Tdh SD13 SD24 (data inputs) hold time after SCK rising edge -6- ns |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |