| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
XGS bảng dữ liệu(PDF) 39 Page - ON Semiconductor |
|
|
|||||||||||||||||||||||||||||
XGS bảng dữ liệu(HTML) 39 Page - ON Semiconductor |
|
39 / 53 page ![]() XGS Family www.onsemi.com 39 Table 14. SPI TIMING PARAMETERS Parameter Symbol Min Typ Max Unit SPI Read Frequency (PLL disabled / PLL enabled) fSCLK 3.5 / 6.1 MHz SPI Write Frequency (PLL disabled / PLL enabled) fSCLK 12.5 / 25 MHz Setup Time tST (1/fSCLK)*0.1 ns Hold Time tHD (1/fSCLK)*0.1 ns Transfer Delay Time tDT (1/fSCLK)*0.5 ns I/O TIMING External Clock tR duty 20% 80% 50% tF Figure 53. External Clock Timing Table 15. EXTERNAL CLOCK SPECIFICATIONS Parameter Name Min Typ Max Unit Clock Frequency EXTCLK 29 (Note 15) 32.4 36 (Note 15) MHz Duty Cycle Duty 45 50 55 % Jitter Jitter – – 100 ps Rise Time TR – – 5 ns Fall Time TF – – 5 ns 15.Any deviation from the typical EXTCLK frequency needs to be compensated by reconfiguring the internal PLL (guidelines available upon request). Trigger Input tR 20% 80% 50% tF width Figure 54. Trigger Input Pulse Timing Table 16. TRIGGER INPUT PULSE SPECIFICATIONS Parameter Symbol Min Typ Max Unit Pulse Width width 100 – − ns Rise Time TR – – 5 ns Fall Time TF – – 5 ns |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |