| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
PC87427 bảng dữ liệu(PDF) 39 Page - National Semiconductor (TI) |
|
|
|
|||||||||||||||||||||||||||||
PC87427 bảng dữ liệu(HTML) 39 Page - National Semiconductor (TI) |
|
39 / 46 page ![]() 2.0 Device Characteristics (Continued) Revision 1.0 39 www.national.com 2.5.8 FDC Timing FDC Write Data Timing tDRP tICP tWDW Values FDC Drive Control Timing Symbol Parameter Min Max Unit tHDH HDSEL Hold from WGATE Inactive1 1. Not tested. Guaranteed by design. 100 µs tHDS HDSEL Setup to WGATE Active1 100 µs tWDW Write Data Pulse Width1 See tDRP,tICP and tWDW values in table below Data Rate tDRP tICP tICP Nominal tWDW tWDW Minimum Unit 1 Mbps 1000 6xtCP 1 1. tCP is the clock period defined for CLKIN in Clock Timing on page 30. 125 2 x tICP 250 ns 500 Kbps 2000 6xtCP 1 125 2 x tICP 250 ns 300 Kbps 3333 10 x tCP 1 208 2 x tICP 375 ns 250 Kbps 4000 12 x tCP 1 250 2 x tICP 500 ns Symbol Parameter Min Max Unit tDST DIR Setup to STEP Active1 1. Not tested. Guaranteed by design. 6 µs tIW Index Pulse Width 100 ns tSTD DIR Hold from STEP Inactive tSTR ms tSTP STEP Active High Pulse Width1 8 µs tSTR STEP Rate Time1 0.5 ms tHDS tHDH tWDW HDSEL WGATE WDATA |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |