| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STAP16DPPS05XTTR bảng dữ liệu(PDF) 13 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
STAP16DPPS05XTTR bảng dữ liệu(HTML) 13 Page - STMicroelectronics |
|
13 / 33 page ![]() DocID024306 Rev 6 13/33 STAP16DPPS05 Timing diagrams 33 5 Timing diagrams Note: OUTn = ON when Dn = H OUTn = OFF when Dn = L. Figure 7. Timing diagram Note: Latch and output enable terminals are level-sensitive and are not synchronized with rising or falling edge of LE/DM1 signal. When LE/DM1 terminal is low level, the latch circuit holds previous set of data. When LE/DM1 terminal is high level, the latch circuit refreshes new set of data from SDI chain. When OE/DM2 terminal is at low level, the output terminals Out 0 to Out 15 respond to data in the latch circuits, either ‘1’ ON or ‘0’ OFF. When OE/DM2 terminal is at high level, all output terminals are switched OFF. Table 9. Truth table CLOCK LE/DM1 OE/DM2 SERIAL-IN OUT0............. OUT7................ OUT15 SDO H L Dn Dn ..... Dn - 7 ..... Dn -15 Dn - 15 L L Dn + 1 No change Dn - 14 H L Dn + 2 Dn + 2 ..... Dn - 5 ..... Dn -13 Dn - 13 X L Dn + 3 Dn + 2 ..... Dn - 5 ..... Dn -13 Dn - 13 X H Dn + 3 OFF Dn - 13 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |