công cụ tìm kiếm bảng dữ liệu linh kiện điện tử
  Vietnamese  ▼
ALLDATASHEET.VN

X  

Preview PDF HTML

AOC2802 bảng dữ liệu(PDF) 5 Page - Alpha & Omega Semiconductors

tên linh kiện AOC2802
Giải thích chi tiết về linh kiện  Common-Drain Dual N-Channel Enhancement Mode Field Effect Transistor
PDF  5 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
nhà sản xuất  AOSMD [Alpha & Omega Semiconductors]
Trang chủ  http://www.aosmd.com
Logo AOSMD - Alpha & Omega Semiconductors

AOC2802 bảng dữ liệu(HTML) 5 Page - Alpha & Omega Semiconductors

  AOC2802 Datasheet HTML 1Page - Alpha & Omega Semiconductors AOC2802 Datasheet HTML 2Page - Alpha & Omega Semiconductors AOC2802 Datasheet HTML 3Page - Alpha & Omega Semiconductors AOC2802 Datasheet HTML 4Page - Alpha & Omega Semiconductors AOC2802 Datasheet HTML 5Page - Alpha & Omega Semiconductors  
Zoom Inzoom in Zoom Outzoom out
 5 / 5 page
background image
TEST CIRCUIT 1 Isss
TEST CIRCUIT 1 Isss
TEST CIRCUIT 1 Isss
TEST CIRCUIT 1 Isss
TEST CIRCUIT 2 Igss1,2
TEST CIRCUIT 2 Igss1,2
TEST CIRCUIT 2 Igss1,2
TEST CIRCUIT 2 Igss1,2
POSITIVE VSS FOR ISSS+
POSITIVE VGS FOR IGSS1+
NEGATIVE VSS FOR ISSS-
NEGATIVE VGS FOR IGSS1-
When FET1 is measured
between GATE and SOURCE
of FET2 are shorted
TEST CIRCUIT 3 Vgs
TEST CIRCUIT 3 Vgs
TEST CIRCUIT 3 Vgs
TEST CIRCUIT 3 Vgs((((off
off
off
off))))
TEST CIRCUIT 4 Rss
TEST CIRCUIT 4 Rss
TEST CIRCUIT 4 Rss
TEST CIRCUIT 4 Rss((((on
on
on
on))))
When FET1 is measured
Vss/Is
between GATE and SOURCE
of FET2 are shorted
TEST CIRCUIT 5 V
TEST CIRCUIT 5 V
TEST CIRCUIT 5 V
TEST CIRCUIT 5 VF(SS)1,2
F(SS)1,2
F(SS)1,2
F(SS)1,2
TEST CIRCUIT 6 BV
TEST CIRCUIT 6 BV
TEST CIRCUIT 6 BV
TEST CIRCUIT 6 BVDSS
DSS
DSS
DSS
POSITIVE VSS FOR ISSS+
NEGATIVE VSS FOR ISSS-
G2
D2
S2
G1
D1
S1
A
VSS
VG
G2
D2
S2
G1
D1
S1
A
G2
D2
S2
G1
D1
S1
A
VGS
VSS
Is
G2
D2
S2
G1
D1
S1
V
VGS
VSS
S2
4.5V
S2
When FET1 measured
FET2 VGS=4.5V
TEST CIRCUIT 7 BV
TEST CIRCUIT 7 BV
TEST CIRCUIT 7 BV
TEST CIRCUIT 7 BVGSO1,2
GSO1,2
GSO1,2
GSO1,2
POSITIVE VSS FOR ISSS+
NEGATIVE VSS FOR ISSS-
When FET1 is measured
between GATE and SOURCE
of FET2 are shorted
IF
G2
D2
G1
D1
S1
V
VGS=0
VSS
Is
G2
D2
G1
D1
S1
V
G2
D2
S2
G1
D1
S1
V
IG
Rev 4: Nov 2012
www.aosmd.com
Page 5 of 5



Html Pages

1 2 3 4 5


bảng dữ liệu tải về

Go To PDF Page


Link URL



Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không?  [ DONATE ] 

Alldatasheet là   |   Quảng cáo   |   Liên lạc với chúng tôi   |   Chính sách bảo mật   |   Liên kết đến bảng dữ liệu    |   Trao đổi link   |   Tìm kiếm theo nhà sản xuất
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com