| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ADS5281IPFPR bảng dữ liệu(PDF) 23 Page - Texas Instruments |
|
|
|
|||||||||||||||||||||||||||||
ADS5281IPFPR bảng dữ liệu(HTML) 23 Page - Texas Instruments |
|
23 / 44 page ![]() www.ti.com BIT CLOCK PROGRAMMABILITY ADCLK P LCLK P OUT P PHASE_DDR<1:0>= '00' PHASE_DDR<1:0>= '01' PHASE_DDR<1:0>= '10' PHASE_DDR<1:0>= '11' ADCLK P LCLK P OUT P ADCLK P LCLK P OUT P ADCLK P LCLK P OUT P ADCLK P LCLK P OUT P ADS5281 ADS5282 SBAS397H – DECEMBER 2006 – REVISED MARCH 2008 The output interface of the ADS528x is normally a DDR interface, with the LCLK rising edge and falling edge transitions in the middle of alternate data windows. This default phase is shown in Figure 1. Figure 1. Default Phase of LCLK The phase of LCLK can be programmed relative to the output frame clock and data using bits PHASE_DDR<1:0>. The LCLK phase modes are shown in Figure 2. Figure 2. Phase Programmability Modes for LCLK Copyright © 2006–2008, Texas Instruments Incorporated Submit Documentation Feedback 23 Product Folder Link(s): ADS5281 ADS5282 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |