| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STPCATLAS bảng dữ liệu(PDF) 8 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
STPCATLAS bảng dữ liệu(HTML) 8 Page - STMicroelectronics |
|
8 / 111 page ![]() GENERAL DESCRIPTION 8/111 Issue 1.0 - July 24, 2002 1.7. CLOCK TREE The STPC Atlas integrates many features and generates all its clocks from a single 14MHz oscillator. This results in multiple clock domains as described in Figure 1-2. The speed of the PLLs is either fixed (DEVCLK), either programmable by strap option (HCLK) either programmable by software (DCLK, MCLK). When in synchronized mode, MCLK speed is fixed to HCLKO speed and HCLKI is generated from MCLKI. Figure 1-2. STPC Atlas clock architecture Kbd/Mouse IPC SDRAM controller North Bridge 14.31818 MHz XTALO XTALI OSC14M ISACLK 1/4 DEVCLK DEVCLK (24MHz) PLL (14MHz) 1/2 UARTs HCLK PLL PCICLKI PCICLKO South Bridge PWM 1/2 1/3 HCLK DCLK PLL MCLK PLL DCLK MCLKI MCLKO USB CRTC,Video,TFT CPU x2 VCLK 48MHz // Port 1/4 1/2 1/26 1/6 VIP GE, LDE, AFE PCMCIA Local Bus Host ISA HCLKI HCLKO |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |