| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
STSPIN32G4 bảng dữ liệu(PDF) 31 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
STSPIN32G4 bảng dữ liệu(HTML) 31 Page - STMicroelectronics |
|
31 / 48 page ![]() Table 18. Driving Logic configuration register Register Bit # Bit name Default Description LOGIC Address 0x02 Protected 7 0 6 1 5 1 4 1 3 VDS_P_DEG 0 Configures the deglitch time for the VDS protection: • 00: Deglitch set to 6 µs (default) • 01: Deglitch set to 4 µs • 10: Deglitch set to 3 µs • 11: Deglitch set to 2 µs 2 0 1 DTMIN 1 Minimum deadtime insertion: Enabled by default, 0 to disable 0 ILOCK 1 Interlocking function: Enabled by default, 0 to disable Table 19. READY output configuration register Register Bit # Bit name Default Description READY Address 0x07 7 0 6 0 5 0 4 0 3 STBY_RDY 1 Signaling of the standby request status: Enabled by default, 0 to disable 2 0 1 THSD_RDY 0 Signaling of the thermal shutdown status: Disabled by default, 1 to enable 0 VCC_UVLO_RDY 1 Signaling of the VCC UVLO status: Enabled by default, 0 to disable STSPIN32G4 Control logic DS13630 - Rev 1 page 31/48 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |