công cụ tìm kiếm bảng dữ liệu linh kiện điện tử
  Vietnamese  ▼
ALLDATASHEET.VN

X  

Preview PDF HTML

AD9361BBCZ-CSL bảng dữ liệu(PDF) 6 Page - Analog Devices

tên linh kiện AD9361BBCZ-CSL
Giải thích chi tiết về linh kiện  RF Agile Transceiver
PDF  33 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
nhà sản xuất  AD [Analog Devices]
Trang chủ  http://www.analog.com
Logo AD - Analog Devices

AD9361BBCZ-CSL bảng dữ liệu(HTML) 6 Page - Analog Devices

Back Button AD9361BBCZ-CSL Datasheet HTML 2Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 3Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 4Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 5Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 6Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 7Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 8Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 9Page - Analog Devices AD9361BBCZ-CSL Datasheet HTML 10Page - Analog Devices Next Button
Zoom Inzoom in Zoom Outzoom out
 6 / 33 page
background image
AD9361S-CSL
Commercial Space Product
Rev. 0 | Page 6 of 33
Parameter1
Symbol
Min
Typ
Max
Unit
Test Conditions/
Comments
DIGITAL SPECIFICATIONS (CMOS)
Logic Inputs
Input Voltage
High
VDD_INTERFACE ×
0.8
VDD_INTERFACE
V
Low
0
VDD_INTERFACE ×
0.2
V
Input Current
High
−10
+10
μA
Low
−10
+10
μA
Logic Outputs
Output Voltage
High
VDD_INTERFACE ×
0.8
V
Low
VDD_INTERFACE ×
0.2
V
DIGITAL SPECIFICATIONS (LOW
VOLTAGE DIFFERENTIAL SIGNALING
(LVDS)
Logic Inputs
Input Voltage Range
825
1575
mV
Each differential input
in the pair
Input Differential Voltage
Threshold
−100
+100
mV
Receiver Differential Input
Impedance
100
Ω
Logic Outputs
Output Voltage
High
1375
mV
Low
1025
mV
Output Differential Voltage
150
mV
Programmable in 75 mV
steps
Output Offset Voltage
1200
mV
GENERAL-PURPOSE OUTPUTS
Output Voltage
High
VDD_GPO × 0.8
V
Low
VDD_GPO × 0.2
V
Output Current
10
mA
SERIAL PERIPHERAL INTERFACE (SPI)
TIMING
VDD_INTERFACE = 1.8 V
SPI_CLK
Period
tCP
20
ns
Pulse Width
tMP
9
ns
SPI_ENB Setup to First SPI_CLK
Rising Edge
tSC
1
ns
Last SPI_CLK Falling Edge to
SPI_ENB Hold
tHC
0
ns
SPI_DI
Data Input Setup to SPI_CLK
tS
2
ns
Data Input Hold to SPI_CLK
tH
1
ns
SPI_CLK Rising Edge to Output Data
Delay
4-Wire Mode
tCO
3
8
ns
3-Wire Mode
tCO
3
8
ns



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33


bảng dữ liệu tải về

Go To PDF Page


Link URL



Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không?  [ DONATE ] 

Alldatasheet là   |   Quảng cáo   |   Liên lạc với chúng tôi   |   Chính sách bảo mật   |   Liên kết đến bảng dữ liệu    |   Trao đổi link   |   Tìm kiếm theo nhà sản xuất
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com