| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
MSM5299 bảng dữ liệu(PDF) 8 Page - OKI electronic componets |
|
|
|||||||||||||||||||||||||||||
MSM5299 bảng dữ liệu(HTML) 8 Page - OKI electronic componets |
|
8 / 11 page ![]() MSM5299C ¡ Semiconductor 8/11 •D0, D1, D2, D3 Display data input pins for 4¥20-bit shift register. The display data is clocked into these pins. The combinations of D0 to D3, DF signal level, display data output level and the display on the LCD panel are described in the table below. D0 - D3 L H L H DF L L H H Liquid crystal drive output Non-select level (V3) Select level (V1) Non-select level (V4) Select level (VEE) Liquid crystal dispaly OFF ON OFF ON • LOAD The signal for latching the shift register contents is input to this pin. The display data stored in the shift register is latched at the falling edge of the LOAD pulse. •DF Alternate signal input pin for LCD driving. Frame inversion signal is input to this pin. •VDD, VSS Supply voltage pins. VDD should be 4.5 to 5.5V. VSS is a ground pin (VSS = 0V). •V1, V3, V4, VEE Bias supply voltage pin to drive the LCD. Bias voltage to drive the LCD is supplied from an external source. |
|
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |