| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
R5F56519FDFP bảng dữ liệu(PDF) 147 Page - Renesas Technology Corp |
|
|
|||||||||||||||||||||||||||||
R5F56519FDFP bảng dữ liệu(HTML) 147 Page - Renesas Technology Corp |
|
147 / 190 page ![]() R01DS0276EJ0100 Rev.1.00 Page 147 of 190 Aug 24, 2016 RX65N Group, RX651 Group 5. Electrical Characteristics Note 1. tPAcyc: PCLKA cycle Figure 5.38 MTU3 Input Capture Input Timing Figure 5.39 MTU3 Clock Input Timing Table 5.28 MTU3 Timing Conditions: VCC = AVCC0 = AVCC1 = VCC_USB = VBATT = 2.7 to 3.6 V, 2.7 ≤ VREFH0 ≤ AVCC0, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0 V, PCLKA = 8 to 120 MHz, PCLKB = 8 to 60 MHz, Ta = Topr, Output load conditions: VOH = VCC × 0.5, VOL = VCC × 0.5, C = 30 pF, High-drive output is selected by the driving ability control register. Item Symbol Min. Max. Unit*1 Test Conditions MTU3 Input capture input pulse width Single-edge setting tMTICW 1.5 — tPAcyc Figure 5.38 Both-edge setting 2.5 — Timer clock pulse width Single-edge setting tMTCKWH, tMTCKWL 1.5 — tPAcyc Figure 5.39 Both-edge setting 2.5 — Phase counting mode 2.5 — Input capture input PCLKA tMTICW MTCLKA to MTCLKD PCLKA tMTCKWL tMTCKWH |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |