| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ST72361AR4-Auto bảng dữ liệu(PDF) 204 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
ST72361AR4-Auto bảng dữ liệu(HTML) 204 Page - STMicroelectronics |
|
204 / 279 page ![]() LINSCI serial communication interface (LIN master only) ST72361xx-Auto 204/279 Doc ID 12468 Rev 3 Note: The SCLK pin works in conjunction with the TDO pin. When the SCI transmitter is disabled (TE and RE = 0), the SCLK and TDO pins go into high impedance state. The LBCL, CPOL and CPHA bits have to be selected before enabling the transmitter to ensure that the clock pulses function correctly. These bits should not be changed while the transmitter is enabled. Figure 91. SCI example of synchronous and asynchronous transmission Figure 92. SCI data clock timing diagram (M = 0) Asynchronous Synchronous (e.g. modem) (e.g. shift register) RDI TDO SCLK Output port Enable Clock Data in Data in Data out SCI M = 0 (8 data bits) Clock (CPOL=0, CPHA=1) Clock (CPOL=1, CPHA=0) Clock (CPOL=1, CPHA=1) Start LSB MSB Stop * LBCL bit controls last data clock pulse Start Idle or preceding transmission Data Stop Clock (CPOL=0, CPHA=0) 01 2 3 4 5 6 7 * * * * Idle or next transmission |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |