| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
CS98100 bảng dữ liệu(PDF) 13 Page - Cirrus Logic |
|
|
|||||||||||||||||||||||||||||
CS98100 bảng dữ liệu(HTML) 13 Page - Cirrus Logic |
|
13 / 60 page ![]() CS98100 13 1.2.5 Digital Audio Interface Timing Figure 8 and Figure 9 illustrate the signal timing for the digital audio pins. The bi-directional AUD_XCK pin clocks at 8x the frequency of the AUD_BCK pin. The AUD_BCK pin outputs at 32x or 48x of the sample frequency, and transitions on the falling edge of the AUD_XCK pin. AUD_BCK is shown without polarity to indicate the polarity is programmable. Symbol Description Min Typ Max Unit tslri AIN_LRCK setup to AUD_BCK active edge 25 - ns tsdi AIN_DATA setup to AUD_BCK active edge 25 - ns thsdi AIN_DATA hold time after AUD_BCK active edge 1 - ns Table 5. Digital Audio In Characteristics Figure 8. Digital Audio In Timing Diagram *AUD_BCK (Output) AIN_DATA (Input) AIN_LRCK (Input) tlrts tsdsus tsdhs * Active clock edge is programmable. Timing is referenced from active edge. |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |