| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
UPD72042 bảng dữ liệu(PDF) 23 Page - NEC |
|
|
|||||||||||||||||||||||||||||
UPD72042 bảng dữ liệu(HTML) 23 Page - NEC |
|
23 / 92 page ![]() µPD72042 23 Data Sheet S14870EJ1V0DS00 Table 3-1 I/O States of the SIO (SI) and SO Pins RESET CS SEL C/D SI (SIO) SO State Three-wire/two-wire Operating mode 0 ×× × I Hi-Z – Reset state 11 ×× I Hi-Z – Chip nonselected state 1 0 1 1 I O* Three-wire Control mode 0 Data write mode O Data read mode 0 1 I Hi-Z Two-wire Control mode 0 Data write mode O Data read mode I : Input state Hi-Z : High-impedance state O : Output state × : Don’t care O* : State in which 1 is output 3.2 DATA TRANSFER FORMAT 3.2.1 Three-Wire Data Transfer (SEL = 1) (1) Control mode When the C/D input is set high, control mode is set to control data transfer. Data transfer control involves the following processing. 1 Register address setting 2 Register read/write selection Remark After reset (RESET) cancellation, the state enabling writing to the register at address 0000B is set. Caution In control mode, each data item is read every eighth clock pulse. (Data of less than eight clock periods is ignored.) C/D SCK SIO A3 A2 A1 A0 R / W ×× × |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |