IS43/46DR81280A, IS43/46DR16640A  

Integrated Silicon Solution, Inc. – www.issi.com –

7

Rev. D, 08/30/2011

DLL Enable/Disable 

The DLL must be enabled for normal operation. DLL enable is required during power up initialization, and upon returning to normal 

operation after having the DLL disabled. The DLL is automatically disabled when entering self refresh operation and is automatically 

re‐enabled upon exit of self refresh operation. Any time the DLL is enabled (and subsequently reset), 200 clock cycles must occur 

before a Read command can be issued to allow time for the internal clock to be synchronized with the external clock. Failing to wait 

for synchronization to occur may result in a violation of the tAC or tDQSCK parameters. 

Extended Mode Register 1(EMR[1]) Diagram 

A12

0

BA2

0

1

BA1

0

BA0

1

A11

(2)

A13

(1)

0

0

RDQS/DM

RDQS#

DQS

DQS#

10

0

DM

Hi‐ZDQS

DQS#

A10

0

1

DM

Hi‐ZDQS

Hi‐Z

0

1

0

RDQS

RDQS#

DQS

DQS#

11

1

RDQS

Hi‐ZDQS

Hi‐Z

A9

A8

A7

000

001

010

100

111

A5

A4

A3

000

A6

A2

001

00

010

01

011

10

100

11

101

110

111

A1

A0

00

11

Address 

Field

Mode 

Register

DLL enable

A0

DLL

Normal Strength (100%)

Enable

Reduced strength (60%)

Disable

A2

Rtt

Reserved

A1

D.I.C

Output Drive Impedance Control

450 ohms

A3

5

6

Rtt(NOMINAL)

A5

Additive 

Latency

1ODT Disabled

275 ohms

A4

3

150 ohms

A7

OCD Calibration default

(4)

A6

Rtt

Additive Latency

0

A9

OCD 

Program

OCD Calibration mode exit; maintain setting

Drive(1)

A8

Drive(0)

Adjust mode

(3)

Qoff

Enable

DQS#

A10

DQS#

OCD Calibration Program

RDQS Enable

A11 

(RDQS)

A10 

(DQS#)

Strobe Function Matrix

Disable

A11

RDQS

Enable

Disable

A12

Qoff

Output buffer enabled

Ouput buffer disabled

Notes:

1.

A13 is reserved for future use and must be set to 0 when programming the EMR[1]. 

2.

If RDQS is enabled, the DM function is disabled. RDQS is active for reads and don’t care for writes. The x16 option does not support RDQS. This must be set to 0 

when programming the EMR[1] for the x16 option. 

3.

When Adjust mode is issued, AL from previously set value must be applied. 

4.

After setting to default, OCD calibration mode needs to be exited by setting A9‐A7 to 000. 

DDR2 Extended Mode Register 2 (EMR[2]) Setting 

The extended mode register 2 controls refresh related features. The default value of the extended mode register 2 is not defined. 

Therefore, the extended mode register must be programmed during initialization for proper operation. The extended mode register 

2 is written by asserting LOW on CS, RAS, CAS, WE, BA0, BA2, and HIGH on BA1, while controlling pins A0‐A13. The DDR2 SDRAM 

should be in all bank precharge state with CKE already HIGH prior to writing into extended mode register 2. The mode register set 

command  cycle  time  (tMRD)  must  be  satisfied  to  complete  the  write  operation  to  the  extended  mode  register  2.  Mode  register 

contents can be changed using the same command and clock cycle requirements during normal operation as long as all banks are in 

precharge state.