công cụ tìm kiếm bảng dữ liệu linh kiện điện tử
  Vietnamese  ▼
ALLDATASHEET.VN

X  

Preview PDF HTML

AD7654ASTZ bảng dữ liệu(PDF) 6 Page - Analog Devices

tên linh kiện AD7654ASTZ
Giải thích chi tiết về linh kiện  16-Bit, 500 kSPS PulSAR짰 Dual, 2-Channel, Simultaneous Sampling ADC
PDF  28 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
nhà sản xuất  AD [Analog Devices]
Trang chủ  http://www.analog.com
Logo AD - Analog Devices

AD7654ASTZ bảng dữ liệu(HTML) 6 Page - Analog Devices

Back Button AD7654ASTZ Datasheet HTML 2Page - Analog Devices AD7654ASTZ Datasheet HTML 3Page - Analog Devices AD7654ASTZ Datasheet HTML 4Page - Analog Devices AD7654ASTZ Datasheet HTML 5Page - Analog Devices AD7654ASTZ Datasheet HTML 6Page - Analog Devices AD7654ASTZ Datasheet HTML 7Page - Analog Devices AD7654ASTZ Datasheet HTML 8Page - Analog Devices AD7654ASTZ Datasheet HTML 9Page - Analog Devices AD7654ASTZ Datasheet HTML 10Page - Analog Devices Next Button
Zoom Inzoom in Zoom Outzoom out
 6 / 28 page
background image
AD7654
Rev. B | Page 6 of 28
Parameter
Symbol
Min
Typ
Max
Unit
SLAVE SERIAL INTERFACE MODES (see Figure 32 and Figure 33)
External SCLK Setup Time
t38
5
ns
External SCLK Active Edge to SDOUT Delay
t39
3
18
ns
SDIN Setup Time
t40
5
ns
SDIN Hold Time
t41
5
ns
External SCLK Period
t42
25
ns
External SCLK High
t43
10
ns
External SCLK Low
t44
10
ns
1 In serial interface modes, the SYNC, SCLK, and SDOUT timings are defined with a maximum load CL of 10 pF; otherwise CL is 60 pF maximum.
2 In serial master read during convert mode. See Table 4 for serial master read after convert mode.
Table 4. Serial Clock Timings in Master Read After Convert
DIVSCLK[1]
0
0
1
1
DIVSCLK[0]
Symbol
0
1
0
1
Unit
SYNC to SCLK First Edge Delay Minimum
t25
3
17
17
17
ns
Internal SCLK Period Minimum
t26
25
50
100
200
ns
Internal SCLK Period Typical
t26
40
70
140
280
ns
Internal SCLK High Minimum
t27
12
22
50
100
ns
Internal SCLK Low Minimum
t28
7
21
49
99
ns
SDOUT Valid Setup Time Minimum
t29
4
18
18
18
ns
SDOUT Valid Hold Time Minimum
t30
2
4
30
80
ns
SCLK Last Edge to SYNC Delay Minimum
t31
1
3
30
80
ns
Busy High Width Maximum (Normal)
t35
3.25
4.25
6.25
10.75
μs
Busy High Width Maximum (Impulse)
t35
3.5
4.5
6.5
11
μs



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28


bảng dữ liệu tải về

Go To PDF Page


Link URL



Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không?  [ DONATE ] 

Alldatasheet là   |   Quảng cáo   |   Liên lạc với chúng tôi   |   Chính sách bảo mật   |   Liên kết đến bảng dữ liệu    |   Trao đổi link   |   Tìm kiếm theo nhà sản xuất
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com