| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
T89C51CC02CA-RATIM bảng dữ liệu(PDF) 119 Page - ATMEL Corporation |
|
|
|||||||||||||||||||||||||||||
T89C51CC02CA-RATIM bảng dữ liệu(HTML) 119 Page - ATMEL Corporation |
|
119 / 145 page ![]() 119 T89C51CC02 4126D–CAN–05/03 Registers Table 97. ADCF Register ADCF (S:F6h) ADC Configuration Reset Value = 0000 0000b Table 98. ADCON Register ADCON (S:F3h) ADC Control Register Reset Value = X000 0000b 765 43210 CH 7 CH 6 CH 5 CH 4 CH 3 CH 2 CH 1 CH 0 Bit Number Bit Mnemonic Description 7 - 0 CH 0:7 Channel Configuration Set to use P1.x as ADC input. Clear to use P1.x as standart I/O port. 765 43210 - PSIDLE ADEN ADEOC ADSST SCH2 SCH1 SCH0 Bit Number Bit Mnemonic Description 7- Reserved The value read from these bits are indeterminate. Do not set these bits. 6 PSIDLE Pseudo Idle Mode (Best Precision) Set to put in idle mode during conversion Clear to convert without idle mode. 5ADEN Enable/Standby Mode Set to enable ADC Clear for Standby mode. 4ADEOC End Of Conversion Set by hardware when ADC result is ready to be read. This flag can generate an interrupt. Must be cleared by software. 3 ADSST Start and Status Set to start an A/D conversion. Cleared by hardware after completion of the conversion 2-0 SCH2:0 Selection of Channel to Convert See Table 96 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |