 |
công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
|
công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
ST7SCR1E4 bảng dữ liệu(PDF) 31 Page - STMicroelectronics |
|
|
|||||||||||||||||||||||||||||
ST7SCR1E4 bảng dữ liệu(HTML) 31 Page - STMicroelectronics |
|
|
31 / 102 page  ST7SCR 31/102 I/O PORTS (Cont’d) 9.3 I/O Port Implementation The hardware implementation on each I/O port de- pends on the settings in the DDR register and spe- cific feature of the I/O port such as true open drain. 9.3.1 Port A Table 9. Port A Description Figure 21. PA0, PA1, PA2, PA3, PA4, PA5 Configuration Figure 22. PA6 Configuration PORT A I / O Input Output PA[5:0] without pull-up * push-pull or open drain with software selectable pull-up PA6 without pull-up - *Reset State DR DDR LATCH LATCH DR SEL DDR SEL VDD PAD ALTERNATE ENABLE ALTERNATE ENABLE ALTERNATE ENABLE ALTERNATE ALTERNATE INPUT PULL-UP 1) OUTPUT P-BUFFER N-BUFFER 1 0 1 0 CMOS SCHMITT TRIGGER VSS VDD DIODES Note 1: selectable by PAPUCR register DR SEL PAD VDD DIODES CMOS SCHMITT TRIGGER 1 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Vietnamese ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
