| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
SN65MLVD201 bảng dữ liệu(PDF) 9 Page - Texas Instruments |
|
|
|||||||||||||||||||||||||||||
SN65MLVD201 bảng dữ liệu(HTML) 9 Page - Texas Instruments |
|
9 / 31 page ![]() www.ti.com A/Y B/Z 0 V or VCC 1.62 k Ω , ±1% VA, VB, VY or VZ tc(n) 1/f0 0 V 0 V Period Jitter 0 V Diff Peak to Peak Jitter 1/f0 PRBS INPUT OUTPUT VA -VB or VY -VZ VA -VB or VY -VZ CLOCK INPUT IDEAL OUTPUT ACTUAL OUTPUT VCC VCC/2 tjit(per) = tc(n) -1/f0 tjit(pp) 0 V VCC VCC/2 0 V VA -VB or VY -VZ VA -VB or VY -VZ (VA + VB)/2 IO R VCM VO VID VA IA A B IB VB SN65MLVD201, SN65MLVD203 SN65MLVD206, SN65MLVD207 SLLS558C – DECEMBER 2002 – REVISED JANUARY 2007 PARAMETER MEASUREMENT INFORMATION (continued) Figure 7. Maximum Steady State Output Voltage A. All input pulses are supplied by an Agilent 8304A Stimulus System. B. The measurement is made on a TEK TDS6604 running TDSJIT3 application software C. Period jitter is measured using a 100 MHz 50 1% duty cycle clock input. D. Peak-to-peak jitter is measured using a 200Mbps 215-1 PRBS input. Figure 8. Driver Jitter Measurement Waveforms Figure 9. Receiver Voltage and Current Definitions Copyright © 2002–2007, Texas Instruments Incorporated Submit Documentation Feedback 9 Product Folder Link(s): SN65MLVD201 SN65MLVD203 SN65MLVD206 SN65MLVD207 |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |