| công cụ tìm kiếm bảng dữ liệu linh kiện điện tử |
|
DSP56721 bảng dữ liệu(PDF) 32 Page - NXP Semiconductors |
|
|
|||||||||||||||||||||||||||||
DSP56721 bảng dữ liệu(HTML) 32 Page - NXP Semiconductors |
|
32 / 54 page ![]() Symphony™ DSP56720/DSP56721 Multi-Core Audio Processors, Rev. 5 Freescale Semiconductor 32 Figure 23. ESAI HCKR Timing 2.14 Timer Timing Table 11 lists the timer timing parameters and Figure 24 shows the timing diagram. Figure 24. TIO Timer Event Input Restrictions Diagram 2.15 GPIO Timing Table 12 lists the general purpose input and output (GPIO) timing and Figure 25 shows the timing diagram. Table 11. Timer Timing Parameters No. Characteristics Expression Unit Min Max 98 TIO Low 2 × TC + 2.0 12.0 — ns 99 TIO High 2 × TC + 2.0 12.0 — ns Notes: 1. VCORE_VDD = 1.00 V ± 0.10 V; TJ = –40°C to 100°C, CL = 50 pF 2. TIMER_1 specs match those of TIMER Table 12. GPIO Timing Parameters No. Characteristics1 Expression Min Max Unit 100 Fsys edge to GPIO out valid (GPIO out delay time)2 —— 7 ns 101 Fsys edge to GPIO out not valid (GPIO out hold time)2 —— 7 ns 102 Fsys In valid to EXTAL edge (GPIO in set-up time)2 —2 — ns 103 Fsys edge to GPIO in not valid (GPIO in hold time)2 —0 — ns 104 Minimum GPIO pulse high width 2 × TC 10 — ns 97 95 HCKR SCKR (Output) 99 98 TIO |
|
Link URL |
| Cho đến nay ALLDATASHEET có giúp ích cho doanh nghiệp của bạn hay không? [ DONATE ] |
Alldatasheet là | Quảng cáo | Liên lạc với chúng tôi | Chính sách bảo mật | Liên kết đến bảng dữ liệu | Trao đổi link | Tìm kiếm theo nhà sản xuất All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |