MC68HC08AS20FN datasheet(21/386 Pages) FREESCALE

21 / 386 page

MC68HC08AS20 — Rev. 4.1

Advance Information

Freescale Semiconductor

Figure

Title

Page

15-9

Port C I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

15-10

Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . 189

15-11

Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . 190

15-12

Port D I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

15-13

Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . 192

15-14

Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . 194

15-15

Port E I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

15-16

Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . 196

15-17

Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . 197

15-18

Port F I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197

16-1

TIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

16-2

PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . 208

16-3

TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . 217

16-4

TIM Counter Registers (TCNTH and TCNTL) . . . . . . . . . . 219

16-5

TIM Counter Modulo Registers (TMODH and TMODL) . . . 220

16-6

TIM Channel Status and Control Registers (TSC0–TSC5) 221

16-7

CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

16-8

TIM Channel Registers (TCH0H/L–TCH3H/L) . . . . . . . . . . 227

17-1

SCI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . 235

17-2

SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237

17-3

SCI Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239

17-4

SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . 244

17-5

Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . 247

17-6

SCI Control Register 1 (SCC1) . . . . . . . . . . . . . . . . . . . . . 255

17-7

SCI Control Register 2 (SCC2) . . . . . . . . . . . . . . . . . . . . . 258

17-8

SCI Control Register 3 (SCC3) . . . . . . . . . . . . . . . . . . . . . 261

17-9

SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . 262

17-10

Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . 265

17-11

SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . 266

17-12

SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . . 267

17-13

SCI BAUD Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . 268

18-1

SPI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . 275

18-2

Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . 276

18-3

Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . . 279

18-4

CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280

18-5

Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . . 281

18-6

Transmission Start Delay (Master). . . . . . . . . . . . . . . . . . . 283

18-7

Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . 285

MC68HC08AS20FN bảng dữ liệu(PDF) 21 Page - Freescale Semiconductor, Inc

MC68HC08AS20FN bảng dữ liệu(HTML) 21 Page - Freescale Semiconductor, Inc

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

bảng dữ liệu tải về

Link URL